МК 8051 на Intel


Категория на документа: Информатика


Interrupt 1 input
Р3.4
T0
Timer 0 input
Р3.5
T1
Timer 1 input
Р3.6
WR
External Data Memory write strobe
Р3.7
RD
External Data Memory read strobe

Товарната способност на порт 3 е 4 LS TTL товара.
Стробиращият сигнал за запис във външната памет за данни WR се свързва към входовете за разрешение на записа на компонентите памет. Стробиращият сигнал за четене RD управлява изходните буфери на външния RAM. Входът за начално нулиране (RST) е активен при високо ниво. Необходимата продължителност е 2 машинни цикъла при работещ осцилатор. При началното установяване всички регистри се нулират, с изключение на буферите на паралелните портове, които се зареждат с FFH. Още едно изключение е указателят на стека SP, който се установява в 07Н. Микроконтролерът започва изпълнението на първата инструкция от адрес 0000Н. При използването на външна памет задължително младшият байт на адреса трябва да се запомни в регистър. Тактовият сигнал за регистъра се генерира на изхода ALE (Address Latch Enable). Товарната способност на този изход е 8 LS TTL товара. Стробиращият сигнал за външната програмна памет е /PSEN (Program Store Enable). До 8 LS TTL товара могат да се свързват към този изход. Чрез входа /ЕА (External Address) се избира вътрешна или външна програмна памет. Логическа 0 е активното ниво на този вход за избор на външна памет. Входовете XTAL1 и XTAL2 са свързани с вградения тактов генератор. Изводите за захранващо напрежение са vcc и vss. [2].

Фиг. 6.3. Сигнали и изводи на МК 8051

Използвана литература:
1. Здравко Каракехайов, Кнуд Смед Кристенсен и Оле Винтер. Проектиране на вградени микрокомпютърни системи с микроконтролери (хардуер и софтуер).
2. http://www.intel.com/

??

??

??

??

- 1 -





Сподели линка с приятел:





Яндекс.Метрика
МК 8051 на Intel 9 out of 10 based on 2 ratings. 2 user reviews.