Микропроцесорни системи


Категория на документа: Информатика




Тема 2: Развитие на архитектурата I80x86. 32-разредни микропроцесори I80x86. Структура.

Линия на развитие на процесорите на Intel

8086 има 16 битови регистри и 20 разряден адрес. В него е реализирана сегментация на паметта. Максималният размер на сегмента е 64 КВ, а максималното адресно пронстранство е 1МВ.
I286 има 16 битови регистри и 24 разряден адрес. В него е въведен защитен режим на работа, нива на привилегии, виртуална памет, многозадачност.
I386 има 32 разрядни регистри. Въведен е виртуален режим. Адресното пространство на този процесор е 4GB. В него е въведено страницирането (страница 4КВ).
I486 има 32 разрядни регистри. Новото при него е че операциите с плаваща запетая се извършват с вътрешен процесор (FPU), интегриран в кристалната подожка. I486 има 8КВ кеш памет за команди и данни и един пет степенен конвейер. Етапите в работата му са извличане, декодиране, декодиране, изпълнение и запис на резултата. Двата етапа на декодиране са необходими, заради по-сложните CISC команди.
Pentium I е първият суперскаларен процесор. Изпълнява две команди за един такт. Има два конвейера за цели чилса (u и v) и един за числа с плаваща запетая. Процесорът има 32 битови регистри и 64 битова външна даннова шина. Кеша паметта е 16КВ, 8КВ за данни и 8КВ за команди. Процесор Pentium I притежава протокол MESI за поддържане на консистеността на кеша. Той има механизъм за предсказване на преходи, за него се използват BTB (Branch Targeting Buffer). Процесорът има и интелигентен програмируем контролер на прекъсванията (APIC).

Pentium Pro е първият процесор на Intel, който има L2 кеш и транслиране на CISC команди в RISC

Pentium II може да се работи с MMX команди. Pentium II има кеш памет на две нива с по-големи обеми от предшествениците си. В него са въведени режими с намалена консумация на енергия. MMX е набор от разширени мултимедийни инструкции, създадени с цел повишаване на производителността на процесора при работата със звук, поточно видео и дори 3D (силно казано за времето си) игри. MMX помогна за определено ниво на ускорение под игрите, като така процесорите успяваха да подпомогнат видеоускорителя в много голяма степен или дори да извършат цялата обработка на сцената софтуерно и изцяло да елиминират нуждата от някаква скъпа видеокарта.
Полза в момента - почти няма приложение, което по един или друг начин да не се възползва от този набор от инструкции, така че е малко трудно да посочим някои по-известни. Поради съществуването на MMX от толкова много време може да се каже, че поддръжката му е в основата на всеки един софтуер.

Pentium III има потоково разширяване на MMX, наречно SIMD. Потоково разширяване на SIMD е SSE (Streaming SIMD Extentions). Разширяването става, чрез добавяне на 8 нови 128 битови регистри, всеки от тях може да съдържа 4 32 битови числа. С помоща на SSE процесорът може да изпълнява до четири операции с плаваща запетая на такт.

Pentium IV има промяна на конвейера. Поддържа архитектура NetBurst. По-късно се добавя и многонишкова архитектура Hyper Threading и SSE 2 и SSE 3.
SSE 2 представляват изменение и допълнение на наличните вече SSE. Oсемте регистъра могат да се трансформират така, че да работят с две 64 bit числа с плаваща запетая с висока точност. Предимството при SSE2 се изразява в това, че ако ви трябва обработка на данните с висока точност, ускорението може да бъде до 100 %.
SSE3 Целта на представянето на последната (за момента), трета версия на SSE е по-скоро да се подпомогне работата с кеша на процесора и Hyper-Threading технологията.

NetBurst архитектура

SSE 3- въвежда на обработка на 128 битови команди.

Конвейера на архитектурата се състои от у-вото за извличане/декодиране, транслиращата машина, преобразуваща CISC в RISC, суперскаларно изпълнимо ядро и завършващо устройство.

Транслиращата машина включва:
* У-во за извличане на команди IFU
* Декодиращо у-во
* Кеш памет за трасиране на изпълнението Trace cache
* Микрокод ROM
* У-во за предсказване на преходите
Trace cache- ново място на L1 за команди, разполагаща се между пула на командите и декодиращите устройства. Тя съхранява вече декодираните команди, по този начин се избягва повторното декодиране.

Основните команди се извличат от L2, декодиращото у-во ги декодира (1 команда на такт) и ги записва като mops в Trace cache.
Устройство за предсказване на преход .То работи с адрес за преход и алтернативен адрес. Предсказването на прехода е динамично. При повторната поява на дадена команда се проверява в предисторията. При вярно предсказване на прехода се изпозва адрес за преход. При грешно предсказване на прехода работата на конвейера се спира и започва работа наново с алтернативен адрес. В Trace cache има собствено вградено у-во за предвиждане на преходи. То има предистория за 16 прехода. Trace cache предава на изпълнителното у-во 3 mops на всеки такт.

Изпълняващото у-во изпълнява командите в така наречения out of order (не в реда посочен в програмата). То има 3 порта.

Завършващото у-во подрежда командите в последователността на програмата.

Технология Hyper-Threading (HT) :

Тази технология е въведена с цел увеличаване производителността на многонишковите приложения. При изпълнение на една нишка не е необходимо да се използват всички ресурси. При стартиране на две нишки се постига паралелност, за по-добро натоварване на всички компоненти.

Един процесор с HT може да се разглежда като двупроцесорен.Архитектурни регистри:
* Сегментни
* Управляващи



Сподели линка с приятел:





Яндекс.Метрика
Микропроцесорни системи 9 out of 10 based on 2 ratings. 2 user reviews.